تعداد نشریات | 161 |
تعداد شمارهها | 6,552 |
تعداد مقالات | 70,713 |
تعداد مشاهده مقاله | 124,583,679 |
تعداد دریافت فایل اصل مقاله | 97,783,281 |
طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان شبیه ساز VHDL | ||
نشریه دانشکده فنی | ||
مقاله 3، دوره 34، شماره 1 - شماره پیاپی 966، خرداد 1379 اصل مقاله (462.17 K) | ||
نویسندگان | ||
احمد رضا شرافت؛ محمود محضب* | ||
چکیده | ||
در این مقاله سخت افزار سیستم رمزنگار DES طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20MHz کار می کند ، قادر است که داده های ورودی را با نرخی برابر Mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد VHDL انجام شده است. مزیت استفاده از VHDL این است که به سادگی می توان سخت افزار طراحی شده را در یک تراشه ساخت. این کار با استفاده از ابزار مبتنی بر VHDL انجام می شود. | ||
کلیدواژهها | ||
رمزگذاری؛ رمزگشائی؛ زبان VHDL؛ سیستم DES | ||
آمار تعداد مشاهده مقاله: 1,483 تعداد دریافت فایل اصل مقاله: 1,015 |